基于CPLD和嵌入式系统的高速数据采集系统的设计与实现

介绍一种基于CPLD和嵌入式系统的高速数据采集系统，并详细阐述了系统的结构和软硬件的实现方案。关键词：高速数据采集；CPLD；嵌入式系统

本文引用地址： and Implementation of Highspeed Data Sampling System Ba sed onCPLD and Embedded SystemLIN Dehui, DAO Kegang, DENG Yonggang, CHEN Sen(Dept. of Information Engineering, China Institute of Metrology, Hang zhou 310018, China)Key words: highspeed data sampling; CPLD; embedded system1系统结构高速数据采集系统由高速ADC、CPLD、FIFO和嵌入式系统组成，系统结构如图1所示。2.1嵌入式操作系统—LinuxLinux作为嵌入式操作系统有以下几大优点：(1)可应用于多种硬件平台；(2)源代码公开；(3)微内核直接提供网络支持；(4)高度模块化使添加部件非常简单。2.2硬件设计整个数据采集板采用双层设计，上层是嵌入式系统的核心板，包括嵌入式系统CPU、FLASH和SDRAM等系统基本配置。MPC860的控制总线与数据总线通过核心板100线×3的接口插座与下面的扩展板各芯片通讯。硬件的结构框图见图2。嵌入式系统的CPU选用Motorola的MPC860芯片。它内部集成了微处理器和一些控制领域的常用外围组件，特别适用于互联网络和数据通信。MPC860 PowerQUICC通信处理器可以根据用户的不同要求提供2～4个串行通信控制器、数据缓存，各种级别的网络协议支持。该处理器专为宽带接入设备如路由器、集线器、交换机和网关等设计。2.2.2系统内存系统内存由3部分组成，MPC860内部集成了4KB数据Cache，以及片外扩展的Flash和SDRAM。Flash为2片Am29LV160D，总容量为4MB×8bit，用来存放n和n文件。SDRAM采用2片K4S641632F，总容量为16MB×8bit。2.2.3通用外设MPC860的4个串行通信控制器(SCC)支持以太网、HDLC/SDLC、HDLC总线(用以实现基于HDLC的局域网)、AppleTalk、UART、比特流透明传输、基于帧的透明传输(CRC可选)、支持PPP(Point to Point Protocol)的异步HDLC等标准协议，只需很少的外围芯片就可以实现串行口和USB Slave接口。MPC860外扩一片LXT905PC就方便地实现了一个10BASET的以太网接口。2.2.4嵌入式系统调试MPC860处理器支持BDM(背景调试模式)，完成板卡硬件检测、下载、运行、烧写FLASH、内核调试、单步调试等最底层的调测功能。在背景调试模式下，通过向CPU发送命令，可以实现对寄存器、系统存储器的访问。另外，在调试时还可以使用Motorola公司的Power TAP Pro仿真器和Code Warrior IDE for PowerPC编译环境在windows下进行应用程序的开发和调试。2.2.5A/D转换和CPLD电路A/D采样采用的器件为ADC08200，精度为8位，采样频率由20MSps至200MSps，本电路中的A/D采样频率为100MSps。CPLD芯片采用EPM3128ATC144-5，具有128个宏单元，可以提供2500个逻辑门，计数频率上限为192.3MHz。A/D采样时钟由CPLD提供。晶振频率为100MHz，直接接入到CPLD中，由CPLD产生累加电路的其他信号。2.2.6CPLD器件的编程与调试CPLD器件的编程采用VHDL语言。程序经过逻辑综合(逻辑综合的软件为Altera公司的QuartusⅡ 4.0)后即可利用下载线通过JTAG(联合测试行动组)接口将逻辑综合生成的*.pof文件烧写到CPLD器件中，然后即可测试芯片的功能。 linux操作系统文章专题:linux操作系统详解（linux不再难懂）

重庆碧莲盛植发医院

深圳碧莲盛医院好不好

长沙碧莲盛电话

长沙碧莲盛医院